Это прототип, с которым у нас есть шанс сыграть:
1. Построен вокруг решетки ICE40LP384, 384 ячейки, 21 iOS
2. Гнездо DIL28, сингл 3.3V мощность
3. FPGA BITStream загружается из бортовой вспышки или из MCU, т.е. STM32, и т.д.
4. Флэш -программирование, например, через Cheapo «USBASP» программист (Modded FW, бесплатный) или FT232H и т. Д.
5. Разработка FPGA (Verilog, VHDL) в Lattice's Icecube2 или в идеальной части (оба бесплатно)

Icestamp_prototype.JPG (91.48 киб) просмотрено 916 раз

Есть также это:

http: // gnarlygrey.Atspace.CC/Development-Platform.HTML



Я купил 2 из них недавно и немного сыграл с этим.

Они действительно стоят всего 7.99 $ за
5.3K Luts, 1 МБ Spram, 120 КБ DPRAM, 8 множителей ?

Это способы лучше, чем 384 ячейки другой платы.
5.3K LUTS может быть даже достаточным для маленького MC, я думаю.

По этой цене вы можете получить только чип FPGA (от Digikey)

Парень, который производит доски uduino, вероятно, получила хорошую скидку для его чипа, потому что он действительно продает их по 7 долларов.99 БЕСПЛАТНАЯ ДОСТАВКА, я купил 2 доски и получил их по регулярному посту в течение недели, США в Канаду.

http: // www.Latticesemi.com/en/products/ ... Доска.aspx
Решетка поставила чипсы, я предполагаю

Плата Ududuino имеет отличный размер - DIL32, что интересно, что PCB практически прозрачна (так как в таком формате нет какой -либо твердой грунтовой плоскости, в таком формате не так легко с 2 слоями). SPI Flash и регулятор напряжения на нижней стороне. Он требует 4 слоев, конечно.

Эти чипы (Ultra) низкая мощность, но довольно быстрая (технология 40 нм, меньший проходит здесь 320 МГц внутри..

До сих пор я не сталкивался с ними о заземлении, даже использовал его с 20 -сантиметровыми проводами Dupont.
Я смог перенести какой -то простой старый проект, выполненный в прошлом на Altera или Xilinx, подчиненной рабом I2C, управляющем 3 -оборотными выводами на светодиод RGB, в целом используя только 10% LUT. Учитывая, что у этого чипа уже есть какой -то HW I2C Buildin, который я не использовал, возможно, я должен переделать проект, используя их, чтобы отбросить использование ниже 5%.

@martinayotte Вы пробовали LatticeMico32 на этой доске? Если это так, то сколько чипа он использует?

к светодиоду RGB
@Martin: Я был ослеплен твоей демонстрацией RGB (от Eevblog), который сейчас работает передо мной..
Заземление/GND_PLANES: важно из -за проблем с целостностью сигнала, довольно распространено с проектами FPGA.. Чипсы ICEXX поддерживают IE LVCMOS 3.3/2.5/1.8/1.2V, передача сигналов DIFF - LVDS25E, SUBLVDS с входными скоростями ~ 500 Мбит/с. Таким образом, целостность сигнала важна.

[Рик Кимбалл - Ср. 08 ноября 2017 г. 15:32] - @martinayotte Вы пробовали LatticeMico32 на этой доске? Если это так, то сколько чипа он использует?

Я немного знаю о LaticeCemico32, как я смотрел, чтобы увидеть, можно ли его перенести в Xilinx или Altera.
Я действительно не уверен, сколько он понадобится ...
Я занят в эти дни, но, может быть, я попробую, когда получу шанс !

[Пито - Ср. 8 ноября 2017 г. 15:58] - @Martin: Я был ослеплен твоей демонстрацией RGB (от Eevblog), который сейчас работает передо мной..

Демонстрация RGB, которую я опубликовал на Eevblog, представляет собой только пример Grallygrey, измененный для того, чтобы иметь FSM с 8 цветами, у него ничего не упоминается с тем, что я упоминал выше с 3x 8bits ШИМ, контролируемым I2C Slave, который затем может исчезать/исчезать более миллионами. цветов ...

Зилин Zpu Пример (но с размером ~ половина BRAM, чем набор HX8K в источнике, требуется некоторая тонкая настройка) легко вписывается в uduino Logic Resource Utilization: --------------------------- Total Logic Cells: 2249/5280 Combinational Logic Cells: 1558 out of 5280 29.5076% Sequential Logic Cells: 691 out of 5280 13.0871% Logic Tiles: 349 out of 660 52.8788% Registers: Logic Registers: 691 out of 5280 13.0871% IO Registers: 0 out of 480 0 Block RAMs: 16 out of 30 53.3333%

[Пито - Пт 10 ноября 2017 г. 22:37] - Зилин Zpu Пример (но с размером ~ половина BRAM, чем набор HX8K в источнике, требуется некоторая тонкая настройка) легко вписывается в uduino

Это выглядит интересно, однако кажется, что развитие на нем остановилось. Есть ли где -нибудь, что говорит об этом мягком корре. Все, что я нашел, кажется, охладилось в 2015 году.

Действительно, интересно !
Особенно то, что я уже играл с оригинальным Zpuino's Zpuino's Alvieboy на Xilinx.

Это выглядит интересно, однако кажется, что развитие на нем остановилось. Я думаю, что это тенденция в наши дни. Вы вряд ли можете спроектировать лучшую производительность SW MCU внутри FPGA, чем самые дешевые готовые предложения HW сегодня. Следовательно, проекты являются либо ретро-вычислительными упражнениями, либо более менее для образовательных целей. Если вам нужен SW MCU в вашем дизайне FPGA, все они считаются зрелыми. Поставщики FPGA опубликовали свой Soft McUS 10y в среднем. Более того, как улучшение, они начали размещать HW MCU в свою ткань FPGA..

[Martinayotte - Вт 24 октября 2017 г. 15:40] - Есть также это:

http: // gnarlygrey.Atspace.CC/Development-Platform.HTML

Мой только что появился в простом белом конверте .. Вы можете увидеть отверстия в полиэтиленовом пакете, где оборудование для сортировки .. * Скрещивает пальцы и припоты на булавках :)

да, белый конверт, единственная обертка тонкой пузырьковой обертки.
Оба выглядят нормально.
довольно быстро, так как я ожидал тарифов Aliexpress.
SRP

Swapforth J1a Запуск на uduino @ 40 МГц, 460 тыс. UART, терминал Teraterm, построенный под ICECUBE2: Device Utilization Summary LogicCells : 1153/5280 PLBs : 220/660 BRAMs : 16/30 IOs and GBIOs : 24/36 PLLs : 1/1

MECRISP-ICE (улучшенная версия J1A и улучшенную версию SW Swapforth/Mecrisp-Forth) на Udupuin.
http: // mecrisp.Sourceforge.сеть/ Mecrisp-Ice 1.0 here . 5892 ok. ok. unused . 6396 ok. ok. words FACS FAC .FAC SETUP *BUFF LAST F-BUFF MAX-DIGITS save new cornerstone save erase spiwe waitspi random randombit delay ticks now leds ms endcase endof of case s" within pad unused ." mod / /mod move u.r .r d.r rtype u. . d. ud. (d.) #> #s # sign hold <# hld BUF BUF0 spaces */ */mod fm/mod sm/rem sgn constant variable m* >body create repeat while else <= >= u<= u>= ( [char] ['] eint? dint eint load spi> >spi spix idle xor! bic! bis! quit evaluate refill accept number \ char ' postpone literal abort rdrop r@ r> >r hex binary decimal unloop j i +loop loop ?do leave do recurse does> until again begin then if ahead ; exit :noname : ] [ immediate foldable sliteral s, compile, c, , allot parse parse-name source 2! 2@ cmove> cmove fill sfind align aligned words here tib init forth >in base state /string type count .x .x2 bl cr space c! c@ emit key key? emit? um/mod * um* d2* d0= m+ s>d dabs d- dnegate d+ depth io@ io! nip over dup swap u< < = invert not or and xor - + ! 2/ 2* cells abs bounds umax umin max min 2over 2swap +! 2dup ?dup 2drop tuck -rot rot true false drop u> 0> 0< > 0<> <> cell+ 0= rdepth @ 1- negate 1+ arshift rshift lshift execute ok. ok. 300 FAC .FAC 306,057,512,216,440,636,035,370,461,297,268,629,388,588,804,173,576,999,416,776,741,259,476,533,176,716, 867,465,515,291,422,477,573,349,939,147,888,701,726,368,864,263,907,759,003,154,226,842,927,906,974,559,841,225, 476,930,271,954,604,008,012,215,776,252,176,854,255,965,356,903,506,788,725,264,321,896,264,299,365,204,576,448, 830,388,909,753,943,489,625,436,053,225,980,776,521,270,822,437,639,449,120,128,678,675,368,305,712,293,681,943, 649,956,460,498,166,450,227,716,500,185,176,546,469,340,112,226,034,729,724,066,333,258,583,506,870,150,169,794, 168,850,353,752,137,554,910,289,126,407,157,154,830,282,284,937,952,636,580,145,235,233,156,936,482,233,436,799, 254,594,095,276,820,608,062,232,812,387,383,880,817,049,600,000,000,000,000,000,000,000,000,000,000,000,000,000, 000,000,000,000,000,000,000,000,000,000,000 ok.